ASK03ASK03, ewsie, Architektura systemów komputerowych, 5AKW Komorowski
[ Pobierz całość w formacie PDF ]
Komponenty komputera Pami ec Podstawy architektury systemów komputerowych WYKŁAD 3 Jacek Komorowski 2011 Jacek Komorowski Podstawy architektury systemów komputerowych WYKŁAD 3 Komponenty komputera Pami ec Outline 1 Komponenty komputera 2 Pami ec Hierarchia pami eci Pami ec podr eczna (cache) Pami ec wewn etrzna Pami ec zewn etrzna Jacek Komorowski Podstawy architektury systemów komputerowych WYKŁAD 3 Komponenty komputera Pami ec Outline 1 Komponenty komputera 2 Pami ec Hierarchia pami eci Pami ec podr eczna (cache) Pami ec wewn etrzna Pami ec zewn etrzna Jacek Komorowski Podstawy architektury systemów komputerowych WYKŁAD 3 Główne komponenty komputera CPU Main Memory System Bus ¤ ¤ ¤ 0 1 2 ¤ ¤ ¤ PC MAR Instruction Instruction Instruction IR MBR ¤ ¤ ¤ I/O AR Execution unit I/O BR Data Data Data Data I/O Module ¤ ¤ ¤ n Ï 2 n Ï 1 Buffers ¤ ¤ ¤ PC = Program counter IR = Instruction register MAR = Memory address register MBR = Memory buffer register I/O AR = Input/output address register I/O BR = Input/output buffer register Figure 3.2 Computer Components: Top-Level View Główne komponenty komputera CPU wymienia dane z pami eci a MAR (memory address register) – adres komórki pami eci z/do której nast api kolejny odczyt/zapis MBR (memory buffer register) – zawiera dane do zapisania lub trafi a do niego dane odczytane Pami ec składa si e z zestawu miejsc (komórek) okre slonych przez sekwencyjnie ponumerowane adresy Kazde z miejsc zawiera liczb e binarn a, która moze byc zinterpretowana albo jako rozkaz, albo jako dane Moduł wejscia-wyjscia przenosi dane z urz adze n zewn etrznych do procesora i pami eci oraz w kierunku przeciwnym Bufory do czasowego przechowywania danych do momentu, az b ed a one mogły byc wysłane [ Pobierz całość w formacie PDF ] |
Podobne
|